您现在所在位置: 网站首页 > 科学研究 > 研究成果 > 正文
研究成果
微纳米集成电路SoC设计
作者:  文章来源:  发布时间:2017-07-26  阅读次数:

测试器件和电路版图

90nmCMOS器件的SEM照片和栅结构的TEM照片

通信网络处理器芯片XDNP

XDNP网络处理器采用MPU+ME+Sec-uP的多核异构SoC架构,多个ME(微引擎)处理Gbits/s的线速转发包,MPU负责配置和管理多个ME以支持多种协议和通信业务,Sec-uP(安全协处理器)处理必要的加解密、安全认证计算。从而达到高流量性能、可配置的业务支持、以及必要的安全加密等性能的综合。能够满足接入、边界路由等设备的核心芯片需求。

VLSI设计——USB2.0芯片高速接口芯片

“USB2.0IP核”项目由国家863计划支持,取得了自主知识产权的验证IP, 支持4种传输模式(BULK/ISO/INT/CONTROL)、15个可配置的In/Out端点等,现已通过Si流片验证。

USB 2.0样片(2003年8月SMIC流片, USB IP样片测试板标准CMOS0.35um工艺)

VLSI设计——高性能8位RISC微处理器芯片

8位高性能MCU是针对嵌入式移动设备的高性能RISC MCU, 运算速度高达100MIPS,程序空间支持16MB,数据空间可达24MB,可广泛应用于各类可移动终端。

手持式多媒体阅读系统-8位RISC处理器功能验证系统

VLSI设计——USB2.0芯片高速接口芯片

“USB2.0IP核”项目由国家863计划支持,取得了自主知识产权的验证IP,支持4种传输模式(BULK/ISO/INT/CONTROL)、15个可配置的In/Out端点等,现已通过Si流片验证。

USB 2.0样片(2003年8月SMIC流片,标准CMOS0.35um工艺) USB IP样片测试板

VLSI设计——高性能8位RISC微处理器芯片

8位高性能MCU是针对嵌入式移动设备的高性能RISC MCU, 运算速度高达100MIPS,程序空间支持16MB,数据空间可达24MB,可广泛应用于各类可移动终端。

手持式多媒体阅读系统-8位RISC处理器功能验证系统

 打印本页 关闭窗口  

© 2013-2024 西安电子科技大学宽带隙半导体国家重点实验室 版权所有
地    址:陕西省西安市西沣路兴隆段266号
电    话:029-81892596-8056
E_mail:jiabol@xidian.edu.cn
邮    编:710126
Design  & Support 技术支持:信息网络技术中心   西安聚力